Hi All:<br><br>I am trying to use icarus as a verilog simulator and then use alliance as the logic and layout synthesis tool.<br><br>The problem is that alliance only supports VHDL. i used icarus to translate verilog to VHDL but the code generated is not usable by alliance (using vasy).<br>
<br>Any suggestion?<br><br>thanks<br>